uvm example about memory




File list:
Uvm_mem_example
..............\mem_example
..............\...........\agents
..............\...........\......\ahb_agent
..............\...........\......\.........\ahb_agent.svh
..............\...........\......\.........\ahb_agent_config.svh
..............\...........\......\.........\ahb_agent_pkg.sv
..............\...........\......\.........\ahb_driver.svh
..............\...........\......\.........\ahb_if.sv
..............\...........\......\.........\ahb_monitor.svh
..............\...........\......\.........\ahb_read_seq.svh
..............\...........\......\.........\ahb_seq.svh
..............\...........\......\.........\ahb_sequencer.svh
..............\...........\......\.........\ahb_seq_item.svh
..............\...........\......\.........\ahb_write_seq.svh
..............\...........\......\.........\reg2ahb_adapter.svh
..............\...........\dut
..............\...........\...\mem_ss.sv
..............\...........\...\mem_ss_wrapper.sv
..............\...........\...\reg_defs.sv
..............\...........\env
..............\...........\...\mem_ss_env.svh
..............\...........\...\mem_ss_env_config.svh
..............\...........\...\mem_ss_env_pkg.sv
..............\...........\register_model
..............\...........\..............\mem_ss_reg_pkg.sv
..............\...........\sequences
..............\...........\.........\mem_ss_seq_lib_pkg.sv
..............\...........\sim
..............\...........\...\work
..............\...........\...\....\ahb_agent_pkg
..............\...........\...\....\.............\verilog.asm
..............\...........\...\....\.............\verilog.rw
..............\...........\...\....\.............\_primary.dat
..............\...........\...\....\.............\_primary.dbs
..............\...........\...\....\.............\_primary.vhd
..............\...........\...\....\ahb_if
..............\...........\...\....\......\verilog.asm
..............\...........\...\....\......\verilog.rw
..............\...........\...\....\......\_primary.dat
..............\...........\...\....\......\_primary.dbs
..............\...........\...\....\......\_primary.vhd
..............\...........\...\....\mem_ss
..............\...........\...\....\......\verilog.asm
..............\...........\...\....\......\verilog.rw
..............\...........\...\....\......\_primary.dat
..............\...........\...\....\......\_primary.dbs
..............\...........\...\....\......\_primary.vhd
..............\...........\...\....\mem_ss_env_pkg
..............\...........\...\....\..............\verilog.asm
..............\...........\...\....\..............\verilog.rw
..............\...........\...\....\..............\_primary.dat
..............\...........\...\....\..............\_primary.dbs
..............\...........\...\....\..............\_primary.vhd
..............\...........\...\....\mem_ss_reg_pkg
..............\...........\...\....\..............\verilog.asm
..............\...........\...\....\..............\verilog.rw
..............\...........\...\....\..............\_primary.dat
..............\...........\...\....\..............\_primary.dbs
..............\...........\...\....\..............\_primary.vhd
..............\...........\...\....\mem_ss_seq_lib_pkg
..............\...........\...\....\..................\verilog.asm
..............\...........\...\....\..................\verilog.rw
..............\...........\...\....\..................\_primary.dat
..............\...........\...\....\..................\_primary.dbs
..............\...........\...\....\..................\_primary.vhd
..............\...........\...\....\mem_ss_test_lib_pkg
..............\...........\...\....\...................\verilog.asm
..............\...........\...\....\...................\verilog.rw
..............\...........\...\....\...................\_primary.dat
..............\...........\...\....\...................\_primary.dbs
..............\...........\...\....\...................\_primary.vhd
..............\...........\...\....\mem_ss_wrapper
..............\...........\...\....\..............\verilog.asm
..............\...........\...\....\..............\verilog.rw
..............\...........\...\....\..............\_primary.dat
..............\...........\...\....\..............\_primary.dbs
..............\...........\...\....\..............\_primary.vhd
..............\...........\...\....\top_tb
..............\...........\...\....\......\verilog.asm
..............\...........\...\....\......\verilog.rw
..............\...........\...\....\......\_primary.dat
..............\...........\...\....\......\_primary.dbs
..............\...........\...\....\......\_primary.vhd
..............\...........\...\....\_dpi
..............\...........\...\....\....\dpi.tfdb
..............\...........\...\....\_temp
..............\...........\...\....\.....\vlog130gym
..............\...........\...\....\.....\vlog829kqx
..............\...........\...\....\.....\vlogf5crct
..............\...........\...\....\.....\vloghh6xk9
..............\...........\...\....\.....\vlogt6fvar
..............\...........\...\....\_info
..............\...........\...\....\_vmake
..............\...........\...\Makefile
..............\...........\...\Makefile-modelsim
..............\...........\...\Makefile-modelsim.bak
..............\...........\...\README.txt
..............\...........\...\vsim.wlf
..............\...........\tb
..............\...........\..\top_tb.sv
..............\...........\test
..............\...........\....\mem_ss_test.svh
..............\...........\....\mem_ss_test_lib_pkg.sv