SoC and FPGA desgin




File list:
labmic_soc
.........\bootloader
.........\..........\includes
.........\..........\........\device.h
.........\..........\........\linux_uart_device.h
.........\..........\........\protocol.h
.........\..........\........\standard_output.h
.........\..........\main.c
.........\..........\main.o
.........\..........\Makefile
.........\..........\ml605_loader
.........\firmware
.........\........\lib
.........\........\...\.deps
.........\........\...\.....\hal_io.Po
.........\........\...\.....\hal_uart.Po
.........\........\...\.....\pic.Po
.........\........\...\.....\printf.Po
.........\........\...\hal_io.c
.........\........\...\hal_io.h
.........\........\...\hal_uart.c
.........\........\...\hal_uart.h
.........\........\...\memory_map.h
.........\........\...\printf.c
.........\........\...\stdint.h
.........\........\...\stdio.h
.........\........\led_keyboard.c
.........\........\Makefile
.........\fpga
.........\....\coregen
.........\....\.......\_xmsgs
.........\....\.......\......\pn_parser.xmsgs
.........\....\.......\blk_mem_gen_ds512.pdf
.........\....\.......\blk_mem_gen_readme.txt
.........\....\.......\clk_xlnx_100M.v
.........\....\.......\clk_xlnx_100M.xaw
.........\....\.......\clk_xlnx_100M_arwz.ucf
.........\....\.......\clk_xlnx_100M_flist.txt
.........\....\.......\coregen.cgc
.........\....\.......\coregen.cgp
.........\....\.......\coregen.log
.........\....\.......\Makefile.srcs
.........\....\.......\ram_xlnx_4k_dp.gise
.........\....\.......\ram_xlnx_4k_dp.ncf
.........\....\.......\ram_xlnx_4k_dp.ngc
.........\....\.......\ram_xlnx_4k_dp.v
.........\....\.......\ram_xlnx_4k_dp.veo
.........\....\.......\ram_xlnx_4k_dp.xco
.........\....\.......\ram_xlnx_4k_dp.xise
.........\....\.......\ram_xlnx_4k_dp_flist.txt
.........\....\.......\ram_xlnx_4k_dp_xmdf.tcl
.........\....\.......\xaw2verilog.log
.........\....\cores
.........\....\.....\aemb
.........\....\.....\....\doc
.........\....\.....\....\...\aeMB_datasheet.pdf
.........\....\.....\....\rtl
.........\....\.....\....\...\verilog
.........\....\.....\....\...\.......\aeMB_bpcu.v
.........\....\.....\....\...\.......\aeMB_core.v
.........\....\.....\....\...\.......\aeMB_core_BE.v
.........\....\.....\....\...\.......\aeMB_core_BE_virtex6.v
.........\....\.....\....\...\.......\aeMB_core_virtex6.v
.........\....\.....\....\...\.......\aeMB_ctrl.v
.........\....\.....\....\...\.......\aeMB_edk32.v
.........\....\.....\....\...\.......\aeMB_edk32_virtex6.v
.........\....\.....\....\...\.......\aeMB_ibuf.v
.........\....\.....\....\...\.......\aeMB_ibuf_virtex6.v
.........\....\.....\....\...\.......\aeMB_regf.v
.........\....\.....\....\...\.......\aeMB_sim.v
.........\....\.....\....\...\.......\aeMB_xecu.v
.........\....\.....\....\sim
.........\....\.....\....\...\verilog
.........\....\.....\....\...\.......\aemb2.v
.........\....\.....\....\...\.......\edk32.v
.........\....\.....\....\...\CODE_DEBUG.sav
.........\....\.....\....\...\cversim
.........\....\.....\....\...\iversim
.........\....\.....\....\sw
.........\....\.....\....\..\c
.........\....\.....\....\..\.\aeMB_testbench.c
.........\....\.....\....\..\.\endian-test.c
.........\....\.....\....\..\.\libaemb.h
.........\....\.....\....\..\gccrom
.........\....\.....\bus
.........\....\.....\...\wb_1master.v
.........\....\.....\control
.........\....\.....\.......\ram_loader_uart.v
.........\....\.....\.......\system_control.v
.........\....\.....\example
.........\....\.....\.......\wishbone_example.v
.........\....\.....\memory
.........\....\.....\......\dpram32_coregen.v
.........\....\.....\......\longfifo.v
.........\....\.....\......\medfifo.v
.........\....\.....\......\mem_delay_gen.v
.........\....\.....\......\ram_harvard_coregen.v
.........\....\.....\......\shortfifo.v
.........\....\.....\......\srl.v
.........\....\.....\uart
.........\....\.....\....\simple_uart.v
.........\....\.....\....\simple_uart_rx.v
.........\....\.....\....\simple_uart_tx.v
.........\....\.....\Makefile.srcs
.........\....\models
.........\....\......\BLK_MEM_GEN_V4_1.v
.........\....\......\BLK_MEM_GEN_V6_1.v
.........\....\......\BUFG.v
.........\....\......\FIFO_GENERATOR_V4_3.v
.........\....\......\FIFO_GENERATOR_V6_1.v
.........\....\......\host_bootloader_model.v
.........\....\......\M24LC024B.v
.........\....\......\M24LC02B.v
.........\....\......\Makefile.srcs
.........\....\......\math_real.v
.........\....\......\MULT18X18S.v
.........\....\......\RAMB16_S36_S36.v
.........\....\......\SRL16E.v
.........\....\......\SRLC16E.v
.........\....\......\uart_host.v
.........\....\......\uart_rx.v
.........\....\......\xlnx_glbl.v
.........\....\testbench
.........\....\.........\Makefile
.........\....\.........\wb_soc.do
.........\....\toplevel
.........\....\........\tcl
.........\....\........\...\ise_helper.tcl
.........\....\........\wb_soc
.........\....\........\......\Makefile
.........\....\........\......\wb_soc.v
.........\....\........\......\wb_soc_sim.v
.........\....\........\......\wb_soc_spartan3.cdf
.........\....\........\......\wb_soc_spartan3.impact
.........\....\........\......\wb_soc_spartan3.ucf
.........\....\........\......\wb_soc_spartan3.v
.........\....\........\Makefile.common