relative cpu design implementation




File list:
simpleCpu
........\db
........\..\logic_util_heursitic.dat
........\..\prev_cmp_simpleCpu.qmsg
........\..\simpleCpu.(0).cnf.cdb
........\..\simpleCpu.(0).cnf.hdb
........\..\simpleCpu.(1).cnf.cdb
........\..\simpleCpu.(1).cnf.hdb
........\..\simpleCpu.(2).cnf.cdb
........\..\simpleCpu.(2).cnf.hdb
........\..\simpleCpu.(3).cnf.cdb
........\..\simpleCpu.(3).cnf.hdb
........\..\simpleCpu.(4).cnf.cdb
........\..\simpleCpu.(4).cnf.hdb
........\..\simpleCpu.amm.cdb
........\..\simpleCpu.asm.qmsg
........\..\simpleCpu.asm.rdb
........\..\simpleCpu.asm_labs.ddb
........\..\simpleCpu.cbx.xml
........\..\simpleCpu.cmp.bpm
........\..\simpleCpu.cmp.cdb
........\..\simpleCpu.cmp.hdb
........\..\simpleCpu.cmp.kpt
........\..\simpleCpu.cmp.logdb
........\..\simpleCpu.cmp.rdb
........\..\simpleCpu.cmp0.ddb
........\..\simpleCpu.cmp1.ddb
........\..\simpleCpu.cmp_merge.kpt
........\..\simpleCpu.db_info
........\..\simpleCpu.eda.qmsg
........\..\simpleCpu.fit.qmsg
........\..\simpleCpu.hier_info
........\..\simpleCpu.hif
........\..\simpleCpu.idb.cdb
........\..\simpleCpu.lpc.html
........\..\simpleCpu.lpc.rdb
........\..\simpleCpu.lpc.txt
........\..\simpleCpu.map.bpm
........\..\simpleCpu.map.cdb
........\..\simpleCpu.map.hdb
........\..\simpleCpu.map.kpt
........\..\simpleCpu.map.logdb
........\..\simpleCpu.map.qmsg
........\..\simpleCpu.map.rdb
........\..\simpleCpu.map_bb.cdb
........\..\simpleCpu.map_bb.hdb
........\..\simpleCpu.map_bb.logdb
........\..\simpleCpu.pow.qmsg
........\..\simpleCpu.pre_map.cdb
........\..\simpleCpu.pre_map.hdb
........\..\simpleCpu.ram0_memory_e411fb78.hdl.mif
........\..\simpleCpu.root_partition.map.reg_db.cdb
........\..\simpleCpu.routing.rdb
........\..\simpleCpu.rpp.qmsg
........\..\simpleCpu.rtlv.hdb
........\..\simpleCpu.rtlv_sg.cdb
........\..\simpleCpu.rtlv_sg_swap.cdb
........\..\simpleCpu.sgate.rvd
........\..\simpleCpu.sgate_sm.rvd
........\..\simpleCpu.sgdiff.cdb
........\..\simpleCpu.sgdiff.hdb
........\..\simpleCpu.sld_design_entry.sci
........\..\simpleCpu.sld_design_entry_dsc.sci
........\..\simpleCpu.smart_action.txt
........\..\simpleCpu.sta.qmsg
........\..\simpleCpu.sta.rdb
........\..\simpleCpu.sta_cmp.6_slow.tdb
........\..\simpleCpu.syn_hier_info
........\..\simpleCpu.tis_db_list.ddb
........\incremental_db
........\..............\compiled_partitions
........\..............\...................\simpleCpu.db_info
........\..............\...................\simpleCpu.root_partition.cmp.cdb
........\..............\...................\simpleCpu.root_partition.cmp.dfp
........\..............\...................\simpleCpu.root_partition.cmp.hdb
........\..............\...................\simpleCpu.root_partition.cmp.kpt
........\..............\...................\simpleCpu.root_partition.cmp.logdb
........\..............\...................\simpleCpu.root_partition.cmp.rcfdb
........\..............\...................\simpleCpu.root_partition.map.cdb
........\..............\...................\simpleCpu.root_partition.map.dpi
........\..............\...................\simpleCpu.root_partition.map.hbdb.cdb
........\..............\...................\simpleCpu.root_partition.map.hbdb.hb_info
........\..............\...................\simpleCpu.root_partition.map.hbdb.hdb
........\..............\...................\simpleCpu.root_partition.map.hbdb.sig
........\..............\...................\simpleCpu.root_partition.map.hdb
........\..............\...................\simpleCpu.root_partition.map.kpt
........\..............\README
........\simulation
........\..........\modelsim
........\..........\........\rtl_work
........\..........\........\........\memory
........\..........\........\........\......\verilog.prw
........\..........\........\........\......\verilog.psm
........\..........\........\........\......\_primary.dat
........\..........\........\........\......\_primary.dbs
........\..........\........\........\......\_primary.vhd
........\..........\........\........\simple@cpu
........\..........\........\........\..........\verilog.prw
........\..........\........\........\..........\verilog.psm
........\..........\........\........\..........\_primary.dat
........\..........\........\........\..........\_primary.dbs
........\..........\........\........\..........\_primary.vhd
........\..........\........\........\_temp
........\..........\........\........\_info
........\..........\........\........\_vmake
........\..........\........\mem.list
........\..........\........\modelsim.ini
........\..........\........\msim_transcript
........\..........\........\simpleCpu.sft
........\..........\........\simpleCpu.vho
........\..........\........\simpleCpu_fast.vho
........\..........\........\simpleCpu_modelsim.xrf
........\..........\........\simpleCpu_run_msim_rtl_verilog.do
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak1
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak10
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak11
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak2
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak3
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak4
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak5
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak6
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak7
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak8
........\..........\........\simpleCpu_run_msim_rtl_verilog.do.bak9
........\..........\........\simpleCpu_vhd.sdo
........\..........\........\simpleCpu_vhd_fast.sdo
........\..........\........\vsim.wlf
........\freqDivider.v
........\mem.list
........\memory.v
........\memory.v.bak
........\simpleCpu.asm.rpt
........\simpleCpu.done
........\simpleCpu.eda.rpt
........\simpleCpu.fit.rpt
........\simpleCpu.fit.summary
........\simpleCpu.flow.rpt
........\simpleCpu.jdi
........\simpleCpu.map.rpt
........\simpleCpu.map.smsg
........\simpleCpu.map.summary
........\simpleCpu.pin
........\simpleCpu.pof
........\simpleCpu.qpf
........\simpleCpu.qsf
........\simpleCpu.qws
........\simpleCpu.sof
........\simpleCpu.sta.rpt
........\simpleCpu.sta.summary
........\simpleCPU.v
........\simpleCpu.v.bak
........\simpleCpu_description.txt
........\simpleCpu_nativelink_simulation.rpt
........\UI.v
........\UI.v.bak
........\withcase.v