ethernet mac verilog code.eth 10 100 1000 mb / s full source code, has been tested.




File list:
ethernet_tri_mode
................\bench
................\.....\verilog
................\.....\.......\altera_mf.v
................\.....\.......\host_sim.v
................\.....\.......\Phy_sim.v
................\.....\.......\reg_int_sim.v
................\.....\.......\tb_top.v
................\.....\.......\User_int_sim.v
................\doc
................\...\Tri-mode_Ethernet_MAC_Specifications.pdf
................\...\Tri-mode_Ethernet_MAC_Verification_plan.pdf
................\rtl
................\...\verilog
................\...\.......\MAC_rx
................\...\.......\......\Broadcast_filter.v
................\...\.......\......\CRC_chk.v
................\...\.......\......\MAC_rx_add_chk.v
................\...\.......\......\MAC_rx_ctrl.v
................\...\.......\......\MAC_rx_FF.v
................\...\.......\MAC_tx
................\...\.......\......\CRC_gen.v
................\...\.......\......\flow_ctrl.v
................\...\.......\......\MAC_tx_addr_add.v
................\...\.......\......\MAC_tx_Ctrl.v
................\...\.......\......\MAC_tx_FF.v
................\...\.......\......\Ramdon_gen.v
................\...\.......\miim
................\...\.......\....\eth_clockgen.v
................\...\.......\....\eth_outputcontrol.v
................\...\.......\....\eth_shiftreg.v
................\...\.......\....\timescale.v
................\...\.......\RMON
................\...\.......\....\RMON_addr_gen.v
................\...\.......\....\RMON_ctrl.v
................\...\.......\....\RMON_dpram.v
................\...\.......\TECH
................\...\.......\....\CLK_DIV2.v
................\...\.......\....\CLK_SWITCH.v
................\...\.......\....\duram.v
................\...\.......\Clk_ctrl.v
................\...\.......\eth_miim.v
................\...\.......\header.v
................\...\.......\MAC_rx.v
................\...\.......\MAC_top.v
................\...\.......\MAC_tx.v
................\...\.......\Phy_int.v
................\...\.......\reg_int.v
................\...\.......\RMON.v
................\sim
................\...\rtl_sim
................\...\.......\ncsim_sim
................\...\.......\.........\bin
................\...\.......\.........\...\cds.lib
................\...\.......\.........\...\com.nc
................\...\.......\.........\...\config.ini
................\...\.......\.........\...\hdl.var
................\...\.......\.........\...\ip_32W_check.dll
................\...\.......\.........\...\ip_32W_check_vpi.dll
................\...\.......\.........\...\ip_32W_gen.dll
................\...\.......\.........\...\ip_32W_gen_vpi.dll
................\...\.......\.........\...\sim.nc
................\...\.......\.........\...\sim_only.nc
................\...\.......\.........\...\vlog.list
................\...\.......\.........\data
................\...\.......\.........\....\1000Mbps_duplex.vec
................\...\.......\.........\....\100Mbps_duplex.vec
................\...\.......\.........\....\10Mbps_duplex.vec
................\...\.......\.........\....\46-50.ini
................\...\.......\.........\....\batch.dat
................\...\.......\.........\....\config.ini
................\...\.......\.........\....\CPU.vec
................\...\.......\.........\....\flow_ctrl.vec
................\...\.......\.........\....\source_mac_replace.vec
................\...\.......\.........\....\target_mac_check.vec
................\...\.......\.........\log
................\...\.......\.........\...\ncsim.log
................\...\.......\.........\script
................\...\.......\.........\......\batch_mode.tcl
................\...\.......\.........\......\filesel.tcl
................\...\.......\.........\......\run.tcl
................\...\.......\.........\......\run_proc.tcl
................\...\.......\.........\......\set_reg_data.tcl
................\...\.......\.........\......\set_stimulus.tcl
................\...\.......\.........\......\start_verify.tcl
................\...\.......\.........\......\user_lib.tcl
................\syn
................\...\syn.prj
................\...\syn_altrea.prj
................\...\syn_xilinx.prj
................\start.tcl